首页 > 机械制造正文

组合时序电路定义？组合逻辑电路有哪些时序？

2024-02-29 18:01:33 文章来源 :网络 围观 : 次 评论

　　

组合时序电路定义？组合逻辑电路有哪些时序？

　　

组合时序电路定义？组合逻辑电路有哪些时序？

　　

组合时序电路定义？组合逻辑电路有哪些时序？

　　组合时序电路定义？

　　组合电路是根据当前输入信号的组合来决定输出电平的电路，换言之，就是现在的输出不会被过去的输入所左右，也可以说成是，过去的输入状态对现在的输出状态没有影响的电路。

　　组合逻辑电路有哪些时序？

　　根据逻辑电路的不同特点，数字电路可以分为：组合逻辑和时序逻辑。

　　1 组合逻辑：

　　组合逻辑的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原本的状态无关，逻辑中不牵涉跳变沿信号的处理，组合逻辑的verilog描述方式有两种：

　　（1）：always @（电平敏感信号列表）

　　always模块的敏感列表为所有判断条件信号和输入信号，但一定要注意敏感列表的完整性。在always 模块中可以使用if、case 和for 等各种RTL 关键字结构。由于赋值语句有阻塞赋值和非阻塞赋值两类，建议读者使用阻塞赋值语句“=”。always 模块中的信号必须定义为reg 型，不过最终的实现结果中并没有寄存器。这是由于在组合逻辑电路描述中，将信号定义为reg型，只是为了满足语法要求。

　　（2）：assign描述的赋值语句。

　　信号只能被定义为wire型。

　　2 时序逻辑：

　　时序逻辑是Verilog HDL 设计中另一类重要应用，其特点为任意时刻的输出不仅取决于该时刻的输入，而且还和电路原来的状态有关。电路里面有存储元件（各类触发器，在FPGA 芯片结构中只有D 触发器）用于记忆信息，从电路行为上讲，不管输入如何变化，仅当时钟的沿（上升沿或下降沿）到达时，才有可能使输出发生变化。

　　与组合逻辑不同的是：

　　（1）在描述时序电路的always块中的reg型信号都会被综合成寄存器，这是和组合逻辑电路所不同的。

　　（2）时序逻辑中推荐使用非阻塞赋值“<=”。

　　（3）时序逻辑的敏感信号列表只需要加入所用的时钟触发沿即可，其余所有的输入和条件判断信号都不用加入，这是因为时序逻辑是通过时钟信号的跳变沿来控制的。

标签 时序电路   定义   组合逻辑电路   哪些   时序
上一篇：家装空调电线要不要单独一条线？一匹空调单独走线，需要多粗的电线？ 下一篇：返回列表

相关文章

留言与评论（共有 0 条评论）
   
验证码：
推荐文章
热门浏览
网站分类
标签列表